| Title: |
Buried Power Rail Integration With FinFETs for Ultimate CMOS Scaling |
| Authors: |
Gupta, A.; Pedreira, O.V.; Arutchelvan, G.; Zahedmanesh, H.; Devriendt, K.; Mertens, H.; Tao, Z.; Ritzenthaler, R.; Wang, S.; Radisic, D.; Kenis, K.; Teugels, L.; Sebai, F.; Lorant, C.; Jourdan, N.; Chan, B.T.; Subramanian, S.; Schleicher, F.; Hopf, T.; Peter, A.P.; Rassoul, N.; Debruyn, H.; Demonie, I.; Siew, Y.K.; Chiarella, T.; Briggs, B.; Zhou, X.; Rosseel, E.; De Keersgieter, A.; Capogreco, E.; Litta, E.D.; Boccardi, G.; Baudot, S.; Mannaert, G.; Bontemps, N.; Sepulveda, A.; Mertens, S.; Kim, M.; Dupuy, E.; Vandersmissen, K.; Paolillo, S.; Yakimets, D.; Chehab, B.; Favia, P.; Drijbooms, C.; Cousserier, J.; Jaysankar, M.; Lazzarino, F.; Morin, P.; Altamirano, E.; Mitard, J.; Wilson, C.J.; Holsteyns, F.; Boemmels, J.; Demuynck, S.; Tokei, Z.; Horiguchi, N. |
| Source: |
IEEE Transactions on Electron Devices IEEE Trans. Electron Devices Electron Devices, IEEE Transactions on. 67(12):5349-5354 Dec, 2020 |
| Database: |
IEEE Xplore Digital Library |