| Title: |
Scaled FinFETs Connected by Using Both Wafer Sides for Routing via Buried Power Rails |
| Authors: |
Veloso, A.; Jourdain, A.; Radisic, D.; Chen, R.; Arutchelvan, G.; O'Sullivan, B.; Arimura, H.; Stucchi, M.; De Keersgieter, A.; Hosseini, M.; Hopf, T.; D'have, K.; Wang, S.; Dupuy, E.; Mannaert, G.; Vandersmissen, K.; Iacovo, S.; Marien, P.; Choudhury, S.; Schleicher, F.; Sebaai, F.; Oniki, Y.; Zhou, X.; Gupta, A.; Schram, T.; Briggs, B.; Lorant, C.; Rosseel, E.; Hikavyy, A.; Loo, R.; Geypen, J.; Batuk, D.; Martinez, G.T.; Soulie, J.P.; Devriendt, K.; Chan, B.T.; Demuynck, S.; Hiblot, G.; Van der Plas, G.; Ryckaert, J.; Beyer, G.; Litta, E.D.; Beyne, E.; Horiguchi, N. |
| Source: |
IEEE Transactions on Electron Devices IEEE Trans. Electron Devices Electron Devices, IEEE Transactions on. 69(12):7173-7179 Dec, 2022 |
| Database: |
IEEE Xplore Digital Library |